&nbsp; We are working on debugging an FX60 load.&nbsp; We appear to have something going into our DDR ram from the compact flash. &nbsp;&nbsp; We have learned some things about the fx60 I&#39;d like to share without giving away secrets.

<br><br>&nbsp; It turns out that the FX60 JTAG controller should be hooked up to PPC_1 as the primary power pc in the chip.<br><br>&nbsp;&nbsp; We found the 8.1 command line impact almost never runs right, so we use 7.1 impact to generate our system ace file.&nbsp; 

<br><br>&nbsp;&nbsp; Our .opt file looks like the following.&nbsp; Note that you MUST identify each device on the jtag chain (minus the system.ace) in order for the system.ace to do its magic Load the Xilinx trick.&nbsp; If you don&#39;t tell it of all the devices on the chain, it will error out, even if those devices are cpld&#39;s and there is not any xilinx load for them in the 

system.ace file.<br><br>genace.opt:<br><br>-ace system.ace<br>-hw implementation/download.bit<br>-board user<br>-target ppc_hw<br>-configdevice devicenr 1 idcode 0x21eb4093 irlength 14 partname xc4vfx60<br>-configdevice devicenr 2 idcode 0x16d8a093 irlength 8 partname xc2c128

-debugdevice devicenr 1 cpunr 2 -elf linux/zImage.elf -elf ppc405_0/code/memtest.elf our command line is as follows xmd -tcl genace.tcl&nbsp; -opt genace.opt The debug device appears to affect which cpu gets the PC reset location after the .elf file is located.

&nbsp;&nbsp;&nbsp;&nbsp;   &nbsp;The memtest.elf file is stuck in the ppc405_0 directory because that is where it started, and the gui won&#39;t let us change it without rebuilding the project. &nbsp;We are loading two .elf files so that we have the program counter set to the internal (Block Ram) memory test/boot loader after the .elf files are finished loading.&nbsp; This lets us look at our ddr ram memory and prove the linux load made it there.&nbsp; The first .elf file loads, then the second one, then the pc is set to the start address of the second .elf file.&nbsp; Since the second .elf file loads into block ram, it is doing nothing, as that is determined by the bitstream in the fpga fabric.&nbsp; There may be easier ways to do this.

<br><br>MY QUESTION:<br><br>&nbsp; What I would like to do is create a .elf file with the Xilinx EDK and force it to be located at a particular address (0x400000 for example).&nbsp; <br>&nbsp; I&#39;ve looked and looked, but obviously I&#39;ve not looked at the right places.&nbsp; 

<br>&nbsp; Does anyone know how to do this with the Xilinx EDK?&nbsp; <br><br>We&#39;ll be using this to prove that we can or cannot execute out of DDR ram.<br>

<br><br>